課程設(shè)計(jì)---汽車尾燈設(shè)計(jì)論文

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-01 格式：doc 頁數(shù)：18 大?。?.48MB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

已閱讀1頁，還剩17頁未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、　　1.題目分析　　1.1設(shè)計(jì)要求　　假設(shè)汽車尾燈兩側(cè)各有3盞指示燈，設(shè)計(jì)其控制功能如下：　　1.汽車正常行駛時(shí)指示燈都不亮；　　2.汽車右轉(zhuǎn)彎時(shí)，右側(cè)一盞指示燈亮；</p

2、>　　3.汽車左轉(zhuǎn)彎時(shí)，左側(cè)一盞指示燈亮；　　4.汽車剎車時(shí)，左右兩側(cè)其中一盞指示燈亮；　　5.汽車夜間行駛時(shí)，左右兩側(cè)的一盞指示燈同時(shí)亮，以供照明。　　1.2設(shè)計(jì)思路　　根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)采用自頂向下

3、的設(shè)計(jì)方法，頂層設(shè)計(jì)采用原理圖設(shè)計(jì)的方式，如下所示：　　1.3功能要求　　正常行駛時(shí)所有的燈都不亮，當(dāng)汽車右轉(zhuǎn)彎時(shí)，右側(cè)燈RD1閃爍；左轉(zhuǎn)彎，左側(cè)燈LD1閃爍；剎車時(shí)，左側(cè)燈LD2和右側(cè)燈RD2同時(shí)亮；夜間行駛時(shí)，右側(cè)RD3和左側(cè)LD3同時(shí)亮；并不可能出現(xiàn)RD1 和LD1同時(shí)亮的情況。<

4、p>　　2.選擇方案　　2.1方案一　　采用傳統(tǒng)的自底向上的設(shè)計(jì)方法。該根據(jù)系統(tǒng)對(duì)硬件的要求，寫出詳細(xì)的技術(shù)規(guī)格書，并畫出系統(tǒng)的控制流程圖。根據(jù)技術(shù)規(guī)格書和控制流程，對(duì)系統(tǒng)的功能進(jìn)行細(xì)化，合理的劃分功能模塊，畫出系統(tǒng)的功能框圖。對(duì)各個(gè)功能模塊進(jìn)行細(xì)化和電路設(shè)計(jì)。各個(gè)功能模塊

5、電路設(shè)計(jì)、調(diào)試完成后，將各個(gè)功能模塊的硬件電路連接起來在進(jìn)行系統(tǒng)的調(diào)試，最后完成整個(gè)系統(tǒng)的硬件測試。　　2.2方案二　　應(yīng)用VHDL進(jìn)行自頂向下的設(shè)計(jì)，是采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語言。就是使用VHDL模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說明、建模和仿真測試。其設(shè)計(jì)流程如下：

6、　　由于VHDL設(shè)計(jì)的可移植性、EDA平臺(tái)的通用性以及與具體硬件結(jié)構(gòu)的無關(guān)性，使得前期的設(shè)計(jì)可以容易的應(yīng)用于新的設(shè)計(jì)項(xiàng)目，而且項(xiàng)目設(shè)計(jì)的周期可以顯著縮短。另外本方案還具有簡單易行的特性。　　綜上所述，本實(shí)驗(yàn)選用方案2。　　3.細(xì)化框圖　　該設(shè)計(jì)劃分為六個(gè)功能

7、子模塊，分別如下：　　3.1汽車尾燈主控制模塊　　3.2時(shí)鐘分頻模塊　　3.3左側(cè)尾燈功能模塊　　3.4右側(cè)尾燈功能模塊　　3.5夜間行駛功能控制模塊

8、　　3.6剎車功能控制模塊　　4.編寫應(yīng)用程序并仿真　　4.1汽車尾燈主控制模塊CTRL　　數(shù)據(jù)入口：　　RIGHT：右轉(zhuǎn)信號(hào)；　　LEFT：左轉(zhuǎn)信號(hào)；

9、;　　BRAKE：剎車信號(hào)；　　NIGHT：夜間行駛信號(hào)；　　數(shù)據(jù)出口：　　LP：左側(cè)燈控制信號(hào)；　　RP：右側(cè)燈控制信號(hào)；　　LR：錯(cuò)誤控制信號(hào)；

10、　BRAKE_LED：剎車控制信號(hào)；　　NIGHT_LED：夜間行駛控制信號(hào)；　　程序功能描述：　　該段程序用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。當(dāng)輸

11、入為剎車信號(hào)時(shí)，輸出剎車控制信號(hào)；當(dāng)輸入為夜間行駛信號(hào)時(shí)，輸出為夜間行駛控制信號(hào)。　　具體操作：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY CTRL IS</p&g

12、t;　　PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC;　　LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);　　END ENTITY CTRL;　　ARCHITECTURE ART OF CTRL IS</p

13、>　　BEGIN　　NIGHT_LED<=NIGHT;　　BRAKE_LED<=BRAKE;　　PROCESS(LEFT,RIGHT)　　VARIABLE TEMP:STD_LOGIC_VECT

14、OR(1 DOWNTO 0);　　BEGIN　　TEMP:=LEFT&RIGHT;　　CASE TEMP IS　　WHEN "00"=>LP<='0';RP<='0

15、';LR<='0';　　WHEN "01"=>LP<='0';RP<='1';LR<='0';　　WHEN "10"=>LP<='1';RP<='0';LR<

16、='0';　　WHEN OTHERS=>LP<='0';RP<='0';LR<='1';　　END CASE;　　END PROCESS;　　EN

17、D ARCHITECTURE ART;　　仿真波形圖如下：　　4.2時(shí)鐘分頻模塊SZ　　數(shù)據(jù)輸入：　　CLK：時(shí)鐘輸入信號(hào)；　　數(shù)據(jù)輸出

18、：　　CP：尾燈閃爍觸發(fā)信號(hào)；　　程序功能描述：　　本模塊用于尾燈的閃爍控制，首先定義一個(gè)八位的標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類型，用于時(shí)鐘上升沿的累加，將八位的標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)的第五位作為尾燈閃爍觸發(fā)信號(hào)輸出。<b&

19、gt;　　具體操作：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY SZ IS

20、PORT(CLK: IN STD_LOGIC;　　CP: OUT STD_LOGIC);　　END ENTITY SZ;　　ARCHITECTURE ART OF SZ IS　　SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);</

21、p>　　BEGIN　　PROCESS(CLK)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN　　COUNT<

22、=COUNT+1;　　END IF;　　END PROCESS;　　CP<=COUNT(3);　　END ARCHITECTURE ART;　　仿真波形圖：</b

23、>　　4.3右側(cè)尾燈控制模塊RC　　數(shù)據(jù)入口：　　CLK：時(shí)鐘控制信號(hào)；　　RP：右側(cè)燈控制信號(hào)；　　LR：錯(cuò)誤控制信號(hào)；　　BRAKE：剎車控

24、制信號(hào)；　　NIGHT：夜間行駛控制信號(hào)；　　數(shù)據(jù)出口：　　LEDR：右側(cè)RD1燈控制信號(hào)；　　LEDB：右側(cè)RD2燈控制信號(hào)；　　LEDN：右側(cè)RD3燈控制信號(hào)；&l

25、t;p>　　程序功能描述：　　本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和右側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，RD1燈不亮。　　具體操作:　　LIBRA

26、RY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY RC IS　　PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC;　　LEDR,LEDB,LEDN: OUT STD_LOGIC);</p&g

27、t;　　END ENTITY RC;　　ARCHITECTURE ART OF RC IS　　BEGIN　　LEDB<=BRAKE;　　LEDN<=NIGHT;

28、;　　PROCESS(CLK,RP,LR)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN　　IF(LR='0') THEN　　IF(RP='0')

29、THEN　　LEDR<='0';　　ELSE　　LEDR<='1';　　END IF;　　E

30、LSE　　LEDR<='0';　　END IF;　　END IF; 　　END PROCESS;　　END A

31、RCHITECTURE ART;　　波形仿真圖：　　4.4左側(cè)尾燈控制模塊LC　　數(shù)據(jù)入口：　　CLK：時(shí)鐘控制信號(hào)；　　LP：左側(cè)燈控制信號(hào)；</

32、p>　　LR：錯(cuò)誤控制信號(hào)；　　BRAKE：剎車控制信號(hào)；　　NIGHT：夜間行駛控制信號(hào)；　　數(shù)據(jù)入口：　　LEDL：左側(cè)LD1燈控制信號(hào)；　　LEDB：左側(cè)LD

33、2燈控制信號(hào)；　　LEDN：左側(cè)LD3燈控制信號(hào)；　　程序功能描述：　　本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和左側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，左側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，LD1燈不亮。<

34、;p>　　具體操作：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY LC IS　　PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;&l

35、t;/p>　　LEDL,LEDB,LEDN: OUT STD_LOGIC);　　END ENTITY LC;　　ARCHITECTURE ART OF LC IS　　BEGIN　　LEDB<=BRAK

36、E;　　LEDN<=NIGHT;　　PROCESS(CLK,LP,LR)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN　　IF(LR

37、='0') THEN　　IF(LP='0') THEN　　LEDL<='0';　　ELSE　　LEDL<='1';&

38、lt;b>　　END IF;　　ELSE　　LEDL<='0';　　END IF;　　END IF; <

39、;/p>　　END PROCESS;　　END ARCHITECTURE ART;　　波形仿真圖：　　5.全系統(tǒng)聯(lián)調(diào)　　5.1頂層原理圖</b&

40、gt;　　5.2仿真結(jié)果　　5.3仿真波形分析　　輸入剎車信號(hào)一直為高電平，輸出LD2燈和RD2燈也為長亮；左轉(zhuǎn)信號(hào)為高電平時(shí)，LD1燈閃爍，右轉(zhuǎn)信號(hào)為高電平時(shí)，RD1燈閃爍；當(dāng)左轉(zhuǎn)信號(hào)和右轉(zhuǎn)信號(hào)同時(shí)為高電平時(shí)，LD1燈和RD1燈都不亮；

41、夜間行駛信號(hào)為高電平時(shí)，LD3燈和RD3燈同時(shí)亮。波形仿真結(jié)果滿足預(yù)期的功能。　　6 硬件測試及說明　　6.1 引腳鎖定　　選用模式5進(jìn)行硬件測試，時(shí)鐘CLK接CLOCK2，通過短路帽選擇8HZ信號(hào)；鍵1—鍵4分別控制輸入LEFT、RIG

42、HT、BRAKE、NIGHT；D1—D6分別為輸出LD1、LD2、LD3、RD1、RD2、RD3。　　6.2 信號(hào)名與引腳對(duì)照表　　6.3 硬件測試　　1、按亮鍵1，D1燈閃亮，表示車輛左轉(zhuǎn)。　　2、按亮鍵2，D4燈閃亮，表示車輛右轉(zhuǎn)

43、。　　3、同時(shí)按亮鍵1和鍵2，所有的燈都不亮，表示出現(xiàn)錯(cuò)誤的輸入信號(hào)。　　4、在3的基礎(chǔ)上，按滅鍵1，D4燈閃亮，表示車輛右轉(zhuǎn)；按滅鍵2，D1燈閃亮，表示車輛左轉(zhuǎn)。　　5、按亮鍵3，D2和D5燈長亮，表示車輛剎車。　　6、按亮鍵4，D3和D6燈長亮，表示車輛夜間行駛。&l

44、t;/p>　　7、同時(shí)按亮鍵3和鍵4，D2、D3、D5、D6都長亮，表示車輛在夜間行駛時(shí)剎車。　　8、同時(shí)按亮鍵3、鍵4、鍵1，D2、D3、D5、D6長亮，D1燈閃爍，表示車輛夜間行駛并在左轉(zhuǎn)時(shí)剎車。　　9、同時(shí)按亮鍵3、鍵4、鍵2，D2、D3、D5、D6長亮，D4燈閃爍，表示車輛夜間行駛并在右轉(zhuǎn)時(shí)剎車。

45、　　10、同時(shí)按亮鍵3、鍵1，D2和D5燈長亮，D1燈閃爍，表示車輛左轉(zhuǎn)時(shí)剎車。　　11、同時(shí)按亮鍵3、鍵2，D2和D5燈長亮，D4燈閃爍，表示車輛左轉(zhuǎn)時(shí)剎車。　　12、同時(shí)按亮鍵4、鍵1，D3和D6燈長亮，D1燈閃爍，表示車輛夜間行駛時(shí)左轉(zhuǎn)。　　13、同時(shí)按亮鍵4、鍵2，D3和D6燈長亮，D

46、4燈閃爍，表示車輛夜間行駛時(shí)左轉(zhuǎn)。　　綜上，硬件測試結(jié)果滿足方案中的功能要求。　　7結(jié)論　　經(jīng)過波形仿真和硬件測試知，該設(shè)計(jì)方案完全符合預(yù)期的功能。　　8課程總結(jié)<p

47、>　　經(jīng)過七周的上機(jī)實(shí)驗(yàn)，我熟練掌握了QuartusII軟件的使用方法和設(shè)計(jì)流程，掌握了圖形輸入法和利用VHDL語言進(jìn)行自頂向下設(shè)計(jì)的流程。也能夠?qū)⒕幾g和仿真成功的程序下載到康芯公司的Cyclone芯片EP1C3T144C8中在GW48教學(xué)試驗(yàn)系統(tǒng)中進(jìn)行硬件仿真。　　VHDL語言是目前超大規(guī)模集成電路設(shè)計(jì)中不可缺少的工具之一，其在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。

48、作為一名自動(dòng)化專業(yè)的本科生，應(yīng)該系統(tǒng)的掌握這門課并且能夠在模仿別人的設(shè)計(jì)思路的基礎(chǔ)上有所創(chuàng)新。　　EDA課程實(shí)踐給了我一個(gè)將理論與實(shí)踐相結(jié)合的機(jī)會(huì)。在前六周的上機(jī)課中，我一直在弄懂實(shí)驗(yàn)指導(dǎo)書上已經(jīng)給出的實(shí)驗(yàn)原理和驗(yàn)證已經(jīng)給出源程序中度過，雖然只是在驗(yàn)證別人的設(shè)計(jì)思路，每一次的硬件仿真成功還是給了我莫大的成功的喜悅。每一次的試驗(yàn)過程中都會(huì)出現(xiàn)一些錯(cuò)誤，有人為原因也有硬件的原因，但大部分情況下，我都

49、能找出原因并解決它。實(shí)在不能解決的時(shí)候，我會(huì)詢問老師，并且能夠在解決問題之后進(jìn)行反思，告誡自己在以后的試驗(yàn)中要避免出現(xiàn)類似的問題。　　最后兩周的課程設(shè)計(jì)中，我選擇的課題不是很難，但是我還是在試驗(yàn)前查閱了很多資料，并預(yù)先編寫了源代碼和進(jìn)行編譯、仿真。所以真正考核的時(shí)候，比較順利。　　9參考文獻(xiàn)目錄

50、　　1、潘松、黃繼業(yè)編著，EDA技術(shù)與VHDL，北京：清華大學(xué)出版社；　　2、雷伏榮編著，VHDL電路設(shè)計(jì)，北京：清華大學(xué)出版社；　　3、潘松、黃繼業(yè)編著，EDA技術(shù)實(shí)用教程，北京：科學(xué)出版社　　4、www.dssz.com/　　5、萬方數(shù)據(jù)庫：htt

51、p:scholar.ilib.cn/　　6、http://hi.csdn.net/。　　10附錄（源程序）　　汽車尾燈主控制模塊CTRL：　　LIBRARY IEEE;　　USE IEEE.S

52、TD_LOGIC_1164.ALL;　　ENTITY CTRL IS　　PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; 　　LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);　　END ENTI

53、TY CTRL;　　ARCHITECTURE ART OF CTRL IS　　BEGIN　　NIGHT_LED<=NIGHT;　　BRAKE_LED<=BRAKE;　　PROCES

54、S(LEFT,RIGHT)　　VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0);　　BEGIN　　TEMP:=LEFT&RIGHT;　　CASE TEMP IS<

55、;p>　　WHEN "00"=>LP<='0';RP<='0';LR<='0';　　WHEN "01"=>LP<='0';RP<='1';LR<='0';　　WHEN

56、 "10"=>LP<='1';RP<='0';LR<='0';　　WHEN OTHERS=>LP<='0';RP<='0';LR<='1'; --輸出錯(cuò)誤控制信號(hào)

57、　END CASE;　　END PROCESS;　　END ARCHITECTURE ART;　　時(shí)鐘分頻模塊SZ：　　LIBRARY IEEE;　　USE IEEE.ST

58、D_LOGIC_1164.ALL;　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;　　ENTITY SZ IS　　PORT(CLK: IN STD_LOGIC; --時(shí)鐘輸入　　CP: OUT STD

59、_LOGIC);　　END ENTITY SZ;　　ARCHITECTURE ART OF SZ IS　　SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); --定義八位標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類型　　BEGIN</b

60、>　　PROCESS(CLK)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN --檢測時(shí)鐘上升沿　　COUNT<=COUNT+1;<

61、;/p>　　END IF;　　END PROCESS;　　CP<=COUNT(3); --輸出第五位　　END ARCHITECTURE ART;</p&g

62、t;　　右邊尾燈控制模塊RC：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY RC IS　　PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC;</p&g

63、t;　　LEDR,LEDB,LEDN: OUT STD_LOGIC);　　END ENTITY RC;　　ARCHITECTURE ART OF RC IS　　BEGIN　　LEDB<=BRAKE;<

64、/p>　　LEDN<=NIGHT;　　PROCESS(CLK,RP,LR)　　BEGIN　　IF CLK'EVENT AND CLK='1' THEN --檢測時(shí)鐘上升沿</p&

65、gt;　　IF(LR='0') THEN　　IF(RP='0') THEN　　LEDR<='0';　　ELSE　　LEDR<='1';&

66、lt;/p>　　END IF;　　ELSE　　LEDR<='0';　　END IF;　　E

67、ND IF; 　　END PROCESS;　　END ARCHITECTURE ART;　　左邊尾燈控制模塊LC：　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;&l

68、t;/p>　　ENTITY LC IS　　PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;　　LEDL,LEDB,LEDN: OUT STD_LOGIC);　　END ENTITY LC;　　ARCHITECT

69、URE ART OF LC IS　　BEGIN　　LEDB<=BRAKE;　　LEDN<=NIGHT;　　PROCESS(CLK,LP,LR)　　BEGIN<

70、;/b>　　IF CLK'EVENT AND CLK='1' THEN --檢測時(shí)鐘上升沿　　IF(LR='0') THEN　　IF(LP='0') THEN　　LEDL<

71、='0';　　ELSE　　LEDL<='1';　　END IF;　　ELSE

72、　LEDL<='0';　　END IF;　　END IF; 　　END PROCESS;　　END ARCHITECTURE ART;<p&g

73、t;　　元件例化　　Library ieee;　　Use ieee.std_logic_1164.all;　　Use ieee.std_logic_unsigned.all;　　Entity tp is<

74、p>　　Port(clk:in std_logic;　　Left:in std_logic;　　Right:in std_logic;　　Brake:in std_logic;　　Night:in std_logic;　　L

75、d1,ld2,ld3:out std_logic;　　Rd1,rd2,rd3:out std_logic);　　End;　　Architecture bh of tp is　　Component sz is&l

76、t;p>　　Port(clk:in std_logic;　　Cp:out std_logic);　　End component;　　Component ctrl is　　Port(left,right,brake,night:in std_logic;</p&

77、gt;　　Lp,rp,lr,brake_led,night_led:out std_logic);　　End component;　　Component lc is　　Port(clk,lp,lr,brake,night:in std_logic;

78、　Ledl,ledb,ledn:out std_logic);　　End component;　　Component rc is　　Port(clk,rp,lr,brake,night:in std_logic;　　Ledr,ledb,ledn:out std_logic

79、);　　End component;　　Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;　　Signal err0,err1,err2,err3,err4,err5:std_logic;　　signal bm:std_logic;<

80、;/p>　　Begin　　U1:sz port map(clk,bm);　　U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);　　U3:lc port map(clk

81、,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);　　U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);　　Ld1<=err0 and bm;　　Ld2<=err1;　　Ld3

眾賞文庫> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

課程設(shè)計(jì)---汽車尾燈設(shè)計(jì)論文

文檔簡介

溫馨提示

最新文檔

評(píng)論

課程設(shè)計(jì)---汽車尾燈設(shè)計(jì)論文

文檔簡介

溫馨提示

最新文檔

評(píng)論

免費(fèi)下載