基于SystemC的1553B總線事務級模型設計.pdf

1、隨著集成電路規(guī)模的不斷增大，電路性能提升的同時也給設計和驗證工作帶來了新的挑戰(zhàn)。在傳統(tǒng)的超大規(guī)模集成電路的設計流程中，硬件的設計與軟件的設計工作是分開進行的，并且軟件的設計往往要滯后于硬件，在整合軟硬件時如果想要對設計進行修改又不得不重新劃分軟硬件的職能，并從頭開始設計。這就帶來了時間和精力上的浪費。對于驗證而言，使用傳統(tǒng)高級語言的驗證程序與周期精確的硬件描述語言進行混合仿真，速度很慢，往往會導致整個進度的滯后。這在追求產(chǎn)品快速更新?lián)屨?/p>

2、市場的今天是難以忍受的。為了解決以上的問題，可以在設計流程中使用SystemC語言先進行系統(tǒng)級的設計，軟硬件的設計工作可以同步進行。各個單元采用事務級的建模方法，設計周期更短并且仿真速度比傳統(tǒng)的RTL模型快2~3個數(shù)量級，通過驗證后再將軟硬件翻譯成對應的高級語言和硬件描述語言，從而達到節(jié)約時間的目的。
　　本文設計的1553B總線事務級模型是實驗室事務級SoC驗證平臺的一部分，可以對基于1553B總線的IP核完成快速的驗證工作。采

3、用SystemC語言進行事務級的建模，建模標準采用的是TLM2.0，模塊之間的通訊更加規(guī)范。首先介紹1553B總線的應用背景、發(fā)展現(xiàn)狀以及對其進行建模的必要性，利用SystemC進行事務級建模的機制，接著提出了1553B總線模型的整體設計方案，完成總線控制器接口（BC接口）、遠程終端接口（RT接口）和事務級總線通道的設計工作。在總線模型的各個部分設計工作完成后，為其搭建測試平臺并提出兩種測試方案，一是對其功能點進行點對點的測試，驗證功能

4、的正確性，二是采用對1553B總線16bit指令字進行窮舉的方式對總線模型進行全覆蓋測試，評估模型的仿真速度。通過初步的測試后將該事務級總線模型掛載到LEON3 SoC驗證平臺上進行最終的測試，并在1553B總線模型的RT端掛載一個真實的IP----DES密碼算法模塊，完成總線模型的驗證工作。經(jīng)驗證該1553B總線事務級模型功能實現(xiàn)正確，成功完成了與SoC驗證平臺的通信，并且相比于傳統(tǒng)的RTL模型提高了仿真速度，可以用于1553B總線I