2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩53頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、數(shù)字脈寬調(diào)制器(DPWM)是對(duì)高頻開(kāi)關(guān)電源(SMPS)進(jìn)行數(shù)字控制的關(guān)鍵模塊之一。在高能物理研究領(lǐng)域中的粒子加速器、核磁共振、超導(dǎo)電工技術(shù)研究以及計(jì)量測(cè)試等精密應(yīng)用領(lǐng)域都迫切需要高精度的電源,為了獲得高精度的電源,關(guān)鍵的是耍有高精度的數(shù)字脈寬調(diào)制的信號(hào)。高精度DPWM的應(yīng)用還包括微處理器電壓調(diào)節(jié)模塊,便攜式電子設(shè)備,音頻放大器等等。
  首先,介紹了幾種常見(jiàn)的PWM的實(shí)現(xiàn)方式以及數(shù)字抖動(dòng)的實(shí)現(xiàn)過(guò)程,并通過(guò)比較選擇了計(jì)數(shù)比較、倍頻移

2、相和數(shù)字抖動(dòng)三者相混合的DPWM實(shí)現(xiàn)方案。該方案利用可編程邏輯門(mén)電路(FPGA)中數(shù)字時(shí)鐘管理的移相技術(shù),折衷了三種實(shí)現(xiàn)方式的優(yōu)缺點(diǎn),使時(shí)鐘頻率、功耗、心芯片面積、收斂速度等均達(dá)到可接受的范圍。該信號(hào)發(fā)生器可以通過(guò)修改實(shí)現(xiàn)脈沖的定寬調(diào)頻、調(diào)寬調(diào)頻等功能,以擴(kuò)大該信號(hào)發(fā)生器的使用范圍。還完成了增量式數(shù)字PID模塊的編程,以便于實(shí)現(xiàn)開(kāi)關(guān)電源的數(shù)字化閉環(huán)控制。
  然后,以ALTERA公司的Cyclone II系列FPGA為載體,在Qu

3、artus II軟件中仿真正確后完成引腳分配,將程序下載到試驗(yàn)箱中用示波器測(cè)量DPWM發(fā)生器的輸出波形。將測(cè)量結(jié)果與理論計(jì)算結(jié)果、Quartus1I軟件仿真結(jié)果進(jìn)行比較,以驗(yàn)證了程序的正確性。實(shí)驗(yàn)證明該DPWM發(fā)生器與傳統(tǒng)的只使用計(jì)數(shù)比較法的發(fā)生器相比,在時(shí)鐘頻率為50MHZ,輸出開(kāi)關(guān)頻率為1.5625MHZ的條件下,將DPWM發(fā)生器的位數(shù)由5位提高到10位,脈沖的最小調(diào)節(jié)時(shí)間由20ns提高到2.5ns,且最低兩位可以數(shù)字抖動(dòng),DPWM

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論