基于FPGA和DSP的列車振動監(jiān)測系統(tǒng)設計.pdf

1、近年來，我國的高速鐵路事業(yè)發(fā)展迅速，列車的運行速度也越來越快，使得鐵路交通變得更加便利。但是由于速度的提高，對高速列車的平穩(wěn)運行就會有更高的要求。而平穩(wěn)運行的一個最直接的評價指標就是列車的振動。當列車在高速運行時，如果振動過大，會讓乘客感到不舒適并且還會有安全隱患。
　　本文針對國內(nèi)外采集器的現(xiàn)狀，提出了一種基于FPGA和DSP的列車振動監(jiān)測系統(tǒng)設計。FPGA和DSP的雙芯片系統(tǒng)可以充分發(fā)揮兩種芯片的性能潛力，F(xiàn)PGA控制外圍電路

2、，DSP負責對采集到的振動信號進行處理。DSP和FPGA之間的數(shù)據(jù)傳輸和通信采用SPI接口方式，F(xiàn)PGA將采集到的數(shù)據(jù)通過SPI接口傳輸給DSP和備份至SD卡以便進行后期深度分析，DSP對數(shù)據(jù)進行處理并將結(jié)果返還給FPGA。本文完成了監(jiān)測系統(tǒng)中電源板卡、采集處理板板卡、通訊板卡的硬件電路設計，并且考慮到其工作時的電磁環(huán)境而對其進行電磁兼容性設計。在軟件設計方面，對核心芯片F(xiàn)PGA和DSP都各自進行了嵌入式軟件開發(fā)，并且進行了功能仿真。<