MIMO-OFDM試驗系統(tǒng)同步算法VLSI實現(xiàn)技術(shù)研究.pdf

1、多輸入多輸出正交頻分復(fù)用(Multi-Input Multi-Output Orthogonal FrequencyDivision Multiplexing，MIMO-OFDM)系統(tǒng)由于具有較高的頻譜效率，能有效抵抗多徑衰落，降低均衡器復(fù)雜度而得到廣泛的關(guān)注和應(yīng)用。本文在構(gòu)建MIMO-OFDM試驗系統(tǒng)的FPGA端整體架構(gòu)的基礎(chǔ)上，重點針對MIMO-OFDM系統(tǒng)對接收信號載波頻率偏移較敏感，對時間同步也有較高要求的問題，主要研究了MIM

2、O-OFDM試驗系統(tǒng)的時間同步和頻率同步算法及其優(yōu)化的VLSI實現(xiàn)結(jié)構(gòu)。
　　 本文首先分析了利用數(shù)字下變頻器完成數(shù)字中頻信號到等效基帶信號的轉(zhuǎn)換。對數(shù)字下變頻器的結(jié)構(gòu)進(jìn)行了分析。針對其中的抗混疊濾波器階數(shù)較高，對應(yīng)的實現(xiàn)電路面積大的問題，將多相濾波器與插值有限沖激響應(yīng)濾波器相結(jié)合，綜合數(shù)字下變頻器中多速率數(shù)字信號處理的特點，提出一種新的抗混疊濾波器結(jié)構(gòu)，以較小的實現(xiàn)面積，達(dá)到性能要求。
　　 在時間同步的研究中，本文針

3、對典型的數(shù)據(jù)輔助時間同步檢測器分析了其門限設(shè)置的方法，選擇了一種可工作于信噪比動態(tài)范圍較大環(huán)境的門限設(shè)置方法。針對大頻偏條件下時間相關(guān)峰迅速下降的問題，本文設(shè)計了一種利用多個預(yù)頻偏后本地序列與接收信號進(jìn)行相關(guān)的時間同步檢測器結(jié)構(gòu)，提高了檢測器在大頻偏條件下的同步檢測概率。由于試驗系統(tǒng)要求時間同步檢測器檢測到第一徑，本文利用最大多徑時延通常小于循環(huán)前綴這一信道特性，設(shè)計了雙門限的時間同步檢測器結(jié)構(gòu)。針對文中所設(shè)計的多種檢測器結(jié)構(gòu)，本文均提

4、出了相應(yīng)的VLSI實現(xiàn)結(jié)構(gòu)，并對復(fù)雜度進(jìn)行了分析和優(yōu)化。
　　 在頻率同步的研究中，本文分析了典型頻率估計算法，設(shè)計了頻率同步幀結(jié)構(gòu)。根據(jù)數(shù)字下變頻器對數(shù)據(jù)的處理時延和系統(tǒng)幀結(jié)構(gòu)特點，本文提出了該頻率估計算法及頻偏補償模塊的VLSI實現(xiàn)結(jié)構(gòu)。本文還就信號樣值的定點表示對估計精度的影響進(jìn)行了分析，設(shè)計了一種不改變估計量均值的截位方法。
　　 針對本文所提出的多種VLSI實現(xiàn)結(jié)構(gòu)，本文詳細(xì)分析了所得電路的驗證方法及其性能測試