版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、為了滿足人們對電子設備小型化和多功能化的要求,現(xiàn)代印制電路板(Printed Circuit Board,PCB)正向高速、高密度、高集成度的方向發(fā)展。當信號速率和元器件密度提高到一定程度時,PCB上的寄生效應會在傳輸信號上引起噪聲和干擾,使得信號完整性問題變得越來越突出。如果沒有良好的信號完整性,PCB就不能良好的工作,甚至根本不能工作。這就要求在電子產(chǎn)品開發(fā)的PCB設計階段就必須進行良好的信號完整性設計。因此,研究如何做好PCB信號
2、完整性分析與設計成為了PCB設計領域內(nèi)的一個研究熱點。 信號完整性(Signal Integrity,SI)問題主要包括串擾、信號反射和電磁干擾。針對PCB設計中的實際問題,本論文主要對串擾和反射做了深入的研究,并對PCB信號完整性分析與設計方法做了全面的探討。 論文的主要工作如下: 1.簡要分析了串擾機理,利用HyperLynx研究了PCB微帶線和帶狀線情況下的前向串擾和后向串擾,仿真發(fā)現(xiàn)帶狀線下的串擾要顯著低
3、于微帶線下的串擾。 2.應用HFSS(High Frequency Structure Simulator)建立了兩條平行微帶線間串擾的仿真模型,進而研究了PCB微帶線間的串擾隨信號頻率、并行長度、線間距離、參考層高度等參數(shù)的變化而變化的規(guī)律,并根據(jù)研究結(jié)果指出通過減小并行長度、增大線間距離、減小參考層高度可以有效地抑制串擾;此外,提出了應用“隔離帶”減小串擾的方法,仿真顯示良好接地的隔離帶可以有效地降低信號線間的串擾。
4、 3.PCB設計過程中,密集的過孔導致參考層不完整、模擬地和數(shù)字地隔離而在參考層上形成縫隙是經(jīng)常遇到的兩種情況。針對這種情況,本文研究了信號線跨越縫隙時的串擾。研究發(fā)現(xiàn)當信號線跨越參考層上的縫隙時,串擾會顯著惡化。然后通過仿真驗證了在信號線正下方為信號提供良好的電連接作為回流路徑可以有效地減小串擾。 4.分析了信號反射的形成機理,比較了抑制信號反射的終端阻抗匹配端接技術,并給出了不同終端阻抗匹配端接技術抑制信號反射的仿真結(jié)果。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速PCB信號完整性設計與分析.pdf
- 高速PCB的信號完整性分析與硬件設計.pdf
- 高速PCB設計的信號完整性分析與研究.pdf
- 基于信號完整性分析的高速PCB仿真與設計.pdf
- 高速數(shù)?;旌想娐沸盘柾暾苑治雠cPCB設計.pdf
- 高速電路PCB的信號完整性和電源完整性仿真分析.pdf
- 高速PCB信號完整性分析及應用.pdf
- 高速高密度PCB信號完整性與電源完整性研究.pdf
- 高速PCB中SSN信號完整性分析與仿真.pdf
- 高速PCB電源完整性設計與分析.pdf
- 基于信號完整性的PCB仿真設計與分析研究.pdf
- 高速PCB設計中信號及電源完整性分析與應用.pdf
- 高速PCB傳輸線信號完整性分析.pdf
- 基于Hyperlynx的PCB板信號完整性分析.pdf
- 基于信號完整性分析的高速數(shù)字PCB設計方法.pdf
- 高速PCB設計中的信號完整性分析研究.pdf
- 高速數(shù)字PCB互連設計信號完整性研究.pdf
- 多層PCB信號完整性建模與邊界元數(shù)值分析.pdf
- 高速PCB信號完整性的研究與仿真.pdf
- 高速PCB的信號完整性分析與電磁輻射研究.pdf
評論
0/150
提交評論