基于半導(dǎo)體光放大器的全光高速二進(jìn)制數(shù)據(jù)序列的識(shí)別.pdf

1、在光纖通信系統(tǒng)中,光信息安全的重要性日益凸顯。全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別,作為光信息安全的關(guān)鍵技術(shù),也得到了研究人員的關(guān)注。目前全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別系統(tǒng)主要基于相關(guān)器和全光邏輯門。基于相關(guān)器的系統(tǒng)結(jié)構(gòu)相對(duì)比較簡(jiǎn)單,但是由于相關(guān)器輸出信號(hào)的信噪比相對(duì)較差,閾值檢測(cè)中閾值比較難以設(shè)定。同時(shí)高速系統(tǒng)的工作速率對(duì)器件提出了更高的要求。本文將重點(diǎn)研究基于全光邏輯門的全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別。因?yàn)榘雽?dǎo)體光放大器(Semiconductor

2、optical amplifier, SOA)具有較高的非線性光學(xué)效應(yīng)及潛在的集成優(yōu)勢(shì),被廣泛地應(yīng)用在全光邏輯門中。基于全光邏輯門的全光二進(jìn)制數(shù)據(jù)序列識(shí)別系統(tǒng)得到了研究人員的深度研究,但是在工作速度和新結(jié)構(gòu)上仍然有很多值得研究的地方。本文將著重對(duì)基于半導(dǎo)體的全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別系統(tǒng)進(jìn)行研究。
　　本文就基于半導(dǎo)體光放大器的全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別,將從從理論和實(shí)驗(yàn)兩方面展開研究,具體的研究工作如下:
　　(1)首次對(duì)

3、全光高速二進(jìn)制數(shù)據(jù)識(shí)別系統(tǒng)進(jìn)行了理論分析。系統(tǒng)中全光邏輯門都是基于SOA構(gòu)建的,所以本文首先建立了SOA的模型。該模型根據(jù)已有的模型進(jìn)行簡(jiǎn)化,可以明顯加快系統(tǒng)的仿真效率。同時(shí)該模型考慮了 SOA中重要的物理過程,因此能夠準(zhǔn)確把握 SOA的增益恢復(fù)特性和相位恢復(fù)特性。
　　基于已建立的SOA模型,本文首次仿真實(shí)現(xiàn)了40Gb/s的全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別系統(tǒng)。首先對(duì)“異或”門、“與”門和信號(hào)再生器分別進(jìn)行仿真。在此基礎(chǔ)上,本文分別進(jìn)

4、行了4-32位的數(shù)據(jù)序列識(shí)別。通過精確地調(diào)整輸入輸出光功率和時(shí)延,同時(shí)合適地選擇“與”門的泵浦光和探測(cè)光,來保證信號(hào)經(jīng)過多次循環(huán)后的質(zhì)量。該結(jié)構(gòu)不僅能夠成功識(shí)別目標(biāo)數(shù)據(jù)序列,同時(shí)可以精確定位出目標(biāo)序列出現(xiàn)的位置。最后我們將仿真結(jié)果和已有的實(shí)驗(yàn)結(jié)果進(jìn)行比較,二者能夠很好地吻合。
　　(2)對(duì)系統(tǒng)中的高速全光開關(guān)進(jìn)行了實(shí)驗(yàn)研究,以便進(jìn)一步的提高系統(tǒng)工作速率。我們首次提出了集成加速開關(guān)的概念,并在實(shí)驗(yàn)中驗(yàn)證集成加速開關(guān)的工作特性。之后我

5、們基于集成加速開關(guān),完成了42.4Gb/s、84.8Gb/s和169.6Gb/s的邏輯“與”門。在實(shí)驗(yàn)中我們得到了邏輯“與”門的輸入輸出眼圖和波形,驗(yàn)證了集成加速開關(guān)在更高速系統(tǒng)中的應(yīng)用前景。
　　(3)對(duì)全光高速二進(jìn)制數(shù)據(jù)序列識(shí)別的新方法進(jìn)行了探索。我們首先提出了一種并行方案。通過將循環(huán)后的目標(biāo)序列和待識(shí)別數(shù)據(jù)序列進(jìn)行“同或”運(yùn)算。再通過對(duì)待識(shí)別數(shù)據(jù)序列的N次循環(huán)移位完成識(shí)別。該結(jié)構(gòu)僅需一個(gè)邏輯門就可以完成識(shí)別,但是在分析時(shí)需要