2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩70頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、近年,隨著計(jì)算機(jī)技術(shù)的迅速發(fā)展和廣泛普及,改變了人們傳統(tǒng)生活方式的同時(shí),也為違法犯罪分子提供了新的犯罪手段和空間。以計(jì)算機(jī)信息系統(tǒng)為犯罪對(duì)象和工具的新型犯罪活動(dòng)越來越多,因此,傳統(tǒng)取證模式已不能滿足辦案需求,司法或相關(guān)取證部門需要運(yùn)用先進(jìn)的計(jì)算機(jī)取證技術(shù),以便順利提取存在于計(jì)算機(jī)系統(tǒng)中的電子證據(jù),包括已被刪除、加密或破壞的文件等。
   本文目的是開發(fā)出專業(yè)的計(jì)算機(jī)取證分析工具。在計(jì)算機(jī)證據(jù)分析過程中,為了防止避免操作系統(tǒng)及應(yīng)用

2、軟件對(duì)原始證據(jù)數(shù)據(jù)不可預(yù)知的寫操作所造成的對(duì)原始證據(jù)破壞,在硬件層對(duì)所有寫操作進(jìn)行阻斷,從而達(dá)到只讀和保護(hù)原始證據(jù)不被修改的目的。本文遵循ATA-7協(xié)議并使用Verilog HDL硬件編程語言,通過FPGA器件設(shè)計(jì)了一個(gè)位于設(shè)備端的接口卡。該接口卡的主要作用是解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作,從而完成主機(jī)對(duì)IDE硬盤中的信息只讀和復(fù)制。主要完成了幾個(gè)方面的工作:第一,論文從硬盤的基本結(jié)構(gòu)出發(fā),分析了接

3、口卡的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求,并概括了接口卡設(shè)計(jì)的要點(diǎn)和難點(diǎn);第二,設(shè)計(jì)了接口卡的總體功能框架,將接口卡從功能上分為寄存器模塊、控制模塊、異步FIFO模塊、PIO模塊、UDMA模塊以及CRC校驗(yàn)?zāi)K,并分析了各個(gè)子模塊的基本工作原理和具體功能設(shè)計(jì);第三,以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼,同時(shí)給出了主要子功能模塊的時(shí)序

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論