信號(hào)完整性與電源完整性的研究與仿真.pdf

1、激烈的市場(chǎng)競(jìng)爭(zhēng)要求一個(gè)產(chǎn)品從設(shè)計(jì)到投放市場(chǎng)的時(shí)間越短越好,很多產(chǎn)品的研發(fā)時(shí)間有80％是花費(fèi)在為解決高速印刷電路板(Ptinted Circuit Board,PCB)設(shè)計(jì)中存在的信號(hào)完整性(Signal integrity,SI)問(wèn)題上,這也是信號(hào)完整性問(wèn)題越來(lái)越受到關(guān)注的主要原因。在PCB設(shè)計(jì)時(shí),通過(guò)使用準(zhǔn)確的信號(hào)完整性模型和正確的仿真分析方法,能讓錯(cuò)誤在實(shí)際投產(chǎn)之前體現(xiàn)出來(lái),以便工程師及時(shí)糾正,提高一次成功的幾率,從而可以縮短產(chǎn)品開(kāi)

2、發(fā)周期,降低開(kāi)發(fā)成本。
　　 SI問(wèn)題作為高速系統(tǒng)設(shè)計(jì)的重要內(nèi)容已經(jīng)成為當(dāng)今電子設(shè)計(jì)者無(wú)法回避的問(wèn)題。只有運(yùn)用正確的設(shè)計(jì)規(guī)則、先進(jìn)的技術(shù)和精確的仿真分析工具,才能在設(shè)計(jì)階段找出問(wèn)題,從而高效率、高質(zhì)量地完成系統(tǒng)設(shè)計(jì)。因此,研究信號(hào)完整性的理論及借助EDA仿真工具的高速PCB設(shè)計(jì)方法具有十分重要的理論及實(shí)踐意義。
　　 本文嘗試以現(xiàn)有理論基礎(chǔ)作為指導(dǎo),分析討論和正確理解相關(guān)理論及概念,進(jìn)行實(shí)際PCB設(shè)計(jì)。利用Ansoft仿

3、真工具進(jìn)行理論建模,完成一塊復(fù)雜的高速PCB板的仿真,緊扣目前主流的PCB設(shè)計(jì)流程。結(jié)合理論分析、仿真工具和實(shí)際PCB設(shè)計(jì),提供一套比較完整且比較精確的實(shí)際仿真過(guò)程,幫助繪制能夠滿足性能要求的PCB。
　　 本文主要闡述的內(nèi)容有以下幾個(gè)方面:
　　 1)正確理解相關(guān)基礎(chǔ)知識(shí)和經(jīng)驗(yàn)準(zhǔn)則,通過(guò)前仿真的分析和理解,得到設(shè)計(jì)所需的約束規(guī)則。
　　 2)分析研究高速信號(hào)的完整性,以Altrea Stratix IV-GX