FPGA IP核的設(shè)計.pdf

1、FPGA能夠減少電子系統(tǒng)的開發(fā)風(fēng)險和開發(fā)成本,縮短上市時間,降低維護(hù)升級成本,廣泛地應(yīng)用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設(shè)計出FPGA IP核用于SoC芯片的設(shè)計.該論文的工作圍繞FPGA IP核的設(shè)計進(jìn)行,在FPGA結(jié)構(gòu)設(shè)計優(yōu)化和FPGAIP接口方案設(shè)計兩方面進(jìn)行了研究.設(shè)計改進(jìn)了適用于數(shù)據(jù)通路的FPGA新結(jié)構(gòu)——FDP.設(shè)計改進(jìn)了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結(jié)構(gòu)進(jìn)行組織,進(jìn)行

2、了改進(jìn)并確定了各種連線的通道寬度;結(jié)合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網(wǎng)格連線的開關(guān)盒和連接盒新結(jié)構(gòu),提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結(jié)合擴(kuò)展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現(xiàn)了一個10萬系統(tǒng)門規(guī)模的