集成CMOS低壓差分信號接口電路設計.pdf

1、隨著互聯(lián)網同趨普及，各式各樣的通信設備也日漸受到消費者的歡迎，令數據傳輸的需求急劇增加。LVDS(低壓差分信號)采用高速模擬電路技術，可確保銅導線能夠支持干兆位以上的數據傳輸。 本文介紹了LVDS的原理、協(xié)議、電路及版圖設計，對各電路單元進行了仿真。在發(fā)送器電路設計中，輸出級采用反饋控制的方式穩(wěn)定發(fā)送器的輸出共模電壓。輸出級的開關管的平衡結構可以保證輸出端口的阻抗匹配，在輸出共模電壓上會出現很大的下沖，解決這個問題，可以對

2、輸入信號進行一定的處理。由于差分輸出電壓的幅度由電流源的輸出電流來控制，而基本電流源的輸出不夠穩(wěn)定。本文在分析了基本電流源的基礎上提出了一種輸出值穩(wěn)定的新型結構的電流源電路。在接收端采用一種輸入共模電壓范圍大、放大倍數恒定、線路簡單的輸入級，并詳細介紹了比較器電路和失效保護電路的設計。最后，本文介紹了版圖設計時需要注意的問題，包括器件的匹配、閂鎖效應的預防以及端口的ESD(靜電泄放)保護。對電路進行了后仿真，仿真結果表明發(fā)送器在500M