數(shù)字式頻率合成器的研究與設(shè)計(jì).pdf

1、本文對(duì)頻率合成技術(shù)的發(fā)展過程進(jìn)行了歸納敘述，對(duì)數(shù)字頻率合成技術(shù)的原理和提高DDS性能進(jìn)行了分析研究。運(yùn)用DDS專用器件ML2035設(shè)計(jì)了一低頻高精度正弦信號(hào)發(fā)生器電路，并對(duì)DDS專用器件AD9851結(jié)合單片機(jī)技術(shù)進(jìn)行了應(yīng)用研究。 本文重點(diǎn)利用FPGA芯片及D/A轉(zhuǎn)換器，采用直接數(shù)字頻率合成技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一個(gè)頻率、相位可調(diào)的正弦信號(hào)發(fā)生器系統(tǒng)模塊。本系統(tǒng)設(shè)計(jì)單元主要由32位4級(jí)流水線相位累加器(ADD)、相位調(diào)制器(ADD1)、

2、象限求補(bǔ)器(REG1)、ROM查找表(LPM_ROM)、符號(hào)求補(bǔ)器(REG2)等幾部分組成。通過FPGA的開發(fā)軟件Max+plus Ⅱ，將設(shè)計(jì)程序編譯綜合后的DDS信號(hào)源設(shè)計(jì)文件，在線編程到FPGA開發(fā)板上，利用TEK示波器采集輸出信號(hào)。圖4.9是本次設(shè)計(jì)捕捉的輸出信號(hào)波形。圖中輸出信號(hào)頻率非常接近軟件仿真結(jié)果。經(jīng)過系統(tǒng)設(shè)計(jì)仿真和電路測(cè)試，輸出波形達(dá)到了技術(shù)要求。 DDS是一種全數(shù)字化的頻率合成器，時(shí)鐘頻率給定后，輸出信號(hào)的頻率

3、取決于頻率控制字，頻率分辨率取決于累加器位數(shù)，相位分辨率取決于ROM的地址線位數(shù)，幅度量化噪聲取決于ROM的數(shù)據(jù)位字長(zhǎng)和D/A轉(zhuǎn)換器位數(shù)。AT89C51單片機(jī)實(shí)現(xiàn)用戶需要的頻率字，波形的產(chǎn)生以及與上位機(jī)通信等邏輯控制功能。 隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成(DDS)得到了飛速的發(fā)展，它在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、相位連續(xù)性、正交輸出、分辨率以及集成化等一系列性能指標(biāo)方面已遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)。用高性能的FPGA器件