對稱多核處理器中Cache一致性的研究與實現(xiàn).pdf

1、多內核的處理器已經是當今時代趨勢的必然產物，多內核微處理器的研究開發(fā)已經成為世界范圍內的熱點之一.本文簡要介紹了多核處理器的幾種主要體系結構和指令集結構.詳細論述了Leon3處理器的結構和以其為核心的對稱多處理器結構和SPARC指令集.在此基礎上引出了數據一致性問題，數據高速緩存的一致性(cache coherence)是解決多內核之間通信的一個重要課題.同時，為了支持多任務和多用戶的Linux-smp操作系統(tǒng)，就必須使用虛擬存儲技術，

2、虛擬存儲器也就成為本文研究的重要內容之一. 本文以Leon3微處理器為內核，深入研究了該內核的結構和指令系統(tǒng)，就虛擬存儲器的使用和數據高速緩存的一致性問題進行了詳細分析與研究，研究現(xiàn)有的解決數據高速緩存一致性的兩種協(xié)議，分析了兩種具體實現(xiàn)方案的優(yōu)缺點.在此基礎上提出了在數據塊對應的高速緩存中存儲兩個標識(tag)的方法來解決以Leon3為內核的對稱多處理器中的數據Cache一致性問題，其中一個是虛擬tag，用于高速緩存正常的讀、

3、寫操作；另一個是物理tag，用于對總線的監(jiān)聽，保證數據的一致性. 論文最后講述了設計驗證的流程和使用的工具，給出了設計的驗證和性能測試結果.經過仿真和把設計下載到FPGA開發(fā)板上并運行Linux-smp操作系統(tǒng)，結果證明本設計能夠解決數據cache的一致性問題.使用標準小型測試程序dhrystone2.1進行性能測試，結果表明，相對單處理器，雙核處理器有近8096的提高，四核處理器有近160﹪的提高.在沒有優(yōu)化的條件下，使用DC