低相噪低功耗集成數(shù)控晶體振蕩器電路研究.pdf

1、石英晶體振蕩器是射頻通信系統(tǒng)和數(shù)字電路的重要集成模塊，由于其具有很高的空載品質(zhì)因素和極小的接入系數(shù)，因此有很高的頻率穩(wěn)定度和很低的相位噪聲，從而可以提供很準(zhǔn)確的時(shí)鐘信號(hào)基準(zhǔn)。 石英晶體振蕩器在各種電子系統(tǒng)中已經(jīng)獲得了大量的應(yīng)用。無線通訊技術(shù)的不斷發(fā)展，移動(dòng)通訊及手機(jī)的普及，頻譜資源越來越緊張。隨著晶體振蕩器在通訊、導(dǎo)航、雷達(dá)、移動(dòng)通訊、程控電話、測(cè)量儀表等電子設(shè)備中的應(yīng)用，對(duì)晶體振蕩器提出了更新、更高的要求，集中表現(xiàn)在頻率穩(wěn)定度

2、高、調(diào)頻范圍寬、線性度優(yōu)、功耗低、相位噪聲低、成本更加低廉等方面。如何解決好晶體振蕩器頻率隨溫度、工藝、電壓等變化而變化的問題一直是工業(yè)界的熱門課題。 本論文概述了晶體諧振器的性能、工作原理，對(duì)壓控、數(shù)控晶體振蕩器的性能、工作原理進(jìn)行了介紹，對(duì)晶體振蕩器的起振條件，自動(dòng)增益負(fù)反饋環(huán)路和相位噪聲等進(jìn)行了深入的理論分析，并在此基礎(chǔ)上提出了高穩(wěn)定度、低相位噪聲和低功耗的電路設(shè)計(jì)指導(dǎo)。在此基礎(chǔ)上，設(shè)計(jì)了一種適用于手機(jī)的、特別適合于CMO

3、S工藝集成電路實(shí)現(xiàn)的、新型的、采用自動(dòng)增益負(fù)反饋控制電路穩(wěn)幅和數(shù)字電路控制電容陣列來調(diào)節(jié)瞬態(tài)頻率穩(wěn)定度的低功耗低相位噪聲26MHz Colpitts結(jié)構(gòu)石英晶體振蕩器電路。它利用對(duì)工作溫度、電源電壓和制造工藝不敏感的帶隙基準(zhǔn)源和在集成電路中元件特性之間匹配好的優(yōu)點(diǎn)產(chǎn)生了一個(gè)不隨溫度、電源和工藝改變而且可以跟蹤工藝變化的參考基準(zhǔn)電壓，同時(shí)通過自動(dòng)頻率控制環(huán)路(AFC)利用數(shù)字電路控制可變電容陣列控制瞬態(tài)頻率穩(wěn)定度，校正溫度、電源和工藝改變

4、對(duì)頻率的影響，從而可以在很寬的電源電壓范圍(2.7v-3.7v)和溫度范圍(-40℃-125℃)以及CMOS工藝參數(shù)變化(TT、FF、SS、SF、FS)的條件下提供幅度穩(wěn)定、頻率穩(wěn)定的振蕩輸出信號(hào)。因?yàn)檎袷幤鞯墓呐c振蕩輸出信號(hào)的幅度成正比，這也就同時(shí)實(shí)現(xiàn)了電路的低功耗設(shè)計(jì)。在后端的版圖設(shè)計(jì)上提出了防止靜電放電擊穿，襯底耦合噪聲和CMOS閂鎖效應(yīng)等特殊物理版圖措施。 本設(shè)計(jì)采用的是TSMC0.18μm-CMOS工藝模型，在理論分

5、析的基礎(chǔ)上初步計(jì)算確定了電路參數(shù)的大概范圍，最后通過大量的計(jì)算機(jī)仿真來進(jìn)一步確定精確的電路參數(shù)。理論分析的工具是MATLAB，電路的計(jì)算機(jī)前仿真工具是Cadence的Spectre，ADS(Advanced Design Systern)，版圖設(shè)計(jì)工具是Cadence的Virtuos(DIVA)，后仿真驗(yàn)證工具是Calibre(由Cadence公司提供)或Assura(由明導(dǎo)公司提供)，通過DRC(設(shè)計(jì)規(guī)則檢查)、LVS(原理圖與版圖比

6、較)、Antenna(天線效應(yīng)檢查)、Density(金屬及多晶密度檢查)、Latch-up(閂鎖效應(yīng)檢查)等各個(gè)驗(yàn)證環(huán)節(jié)。 本論文設(shè)計(jì)的用于手機(jī)的集成26MHz數(shù)控晶體振蕩器(DCXO)，實(shí)現(xiàn)了很低的相位噪聲：-142.1dBc/Hz@1kHz，-146.3dBc/Hz@10kHz。設(shè)計(jì)了低壓差穩(wěn)壓器，在26MHz頻率隨電源電壓的變化是0.6ppm/v。設(shè)計(jì)了數(shù)字控制調(diào)節(jié)電路--14位的預(yù)失真電容陣列數(shù)模轉(zhuǎn)換(DAC)模塊，高