基于arm和fpga的高速數(shù)據(jù)采集卡的設(shè)計與實現(xiàn)

1、清華大學(xué)清華大學(xué)碩士畢業(yè)論文報告碩士畢業(yè)論文報告課程名稱：嵌入式系統(tǒng)課程設(shè)計專業(yè)班級：應(yīng)用電子技術(shù)09201班學(xué)生姓名：崔劍指導(dǎo)教師：袁里弛完成時間：2011年12月26日報告成績：評閱意見：評閱教師日期湖南文理學(xué)院電氣與信息工程學(xué)院3第一章第一章系統(tǒng)設(shè)計方案和主要器件選型系統(tǒng)設(shè)計方案和主要器件選型1.11.1系統(tǒng)設(shè)計方案系統(tǒng)設(shè)計方案整個系統(tǒng)是由前端模擬通道、觸發(fā)電路、FPGA數(shù)據(jù)采集預(yù)處理、數(shù)據(jù)模擬輸出和ARM數(shù)據(jù)處理顯示五部分組成。

2、FPGA數(shù)據(jù)采集預(yù)處理分為AD數(shù)據(jù)采集、觸發(fā)控制、幀控制、SDRAM控制器和ARM數(shù)據(jù)交換五個部分，模擬數(shù)據(jù)經(jīng)過AD裝換后在FPGA中緩沖，緩沖之后使用觸發(fā)控制將采集到的數(shù)據(jù)分成512個數(shù)據(jù)點組成的數(shù)據(jù)幀，數(shù)據(jù)按照幀的順序傳輸，經(jīng)過SDRAM存儲后，通過ARM與FPGA中的共享存儲區(qū)傳輸給ARM。具體的數(shù)據(jù)采集系統(tǒng)的硬件結(jié)構(gòu)圖如下圖21所示：圖21數(shù)據(jù)采集卡硬件結(jié)構(gòu)圖1.21.2ADCADC芯片選型芯片選型AD轉(zhuǎn)換器是整個采集系統(tǒng)的核心

3、，系統(tǒng)前端模擬電壓調(diào)理電路、FPGA數(shù)據(jù)采集和后端的采集控制部分都與AD直接相關(guān)，AD芯片的選擇不但關(guān)系到系統(tǒng)設(shè)計的性能，而且直接決定了整板設(shè)計的難度。1.31.3DADA芯片選型芯片選型為了輸出高性能的模擬信號，DAC采用采樣率高達175M的高速DAC。AD970X系列DAC針對低功耗特性進行了優(yōu)化，同時仍保持出色的動態(tài)性能，適合用于手持便攜式儀器等需要有效地合成寬帶信號的場合。AD9707精度高達14位，采樣率為175MSPS，內(nèi)部