g.975.1efec算法的研究與高速rsbch級聯(lián)碼譯碼器的vlsi設(shè)計(jì)

1、R e s e a r c h o nE F E C A l g o r i t h m s in9 7 5 ．1a n d V L S ID e s i g no fR S ·B C HC o n C a t e n a t e dD e c o d e rA T h e s i sS u b m i t t e d t oS o u t h e a s t U n i v e r s i t yF o r t h e D

2、e g r e eo f M a s t e r o f E n g i n e e r i n gB YZ h a n K u nS u p e r v i s e d b yP r o f ．H u Q i n g s h e n gS c h o o l o f I n f o r m a t i o nS c i e n c ea n d E n g i n e e r i n gS o u t h e a s t U n i

3、v e r s i t yA p r i l 2 0 1 4摘要摘要前向糾錯(cuò)碼( F E C ) 技術(shù)目前被廣泛應(yīng)用于通信系統(tǒng)中。但是，隨著光通信技術(shù)朝更長距離、更大容量和更高速度方向的日益發(fā)展，傳統(tǒng)的前向糾錯(cuò)碼已經(jīng)很難滿足現(xiàn)代通信的要求了。另一種具有更大編碼增益和更好性能的超強(qiáng)前向糾錯(cuò)碼( S F E C ) 已成為人們研究的熱點(diǎn)。l T U ．TG 9 7 5 ．1 協(xié)議提出了八種糾錯(cuò)碼方案，其中六種為級聯(lián)碼構(gòu)成的超強(qiáng)前向糾錯(cuò)碼(

4、S F E C ) ，本文主要研究了其中兩種即I ．7 和I ．4 方案的級聯(lián)碼硬件設(shè)計(jì)和實(shí)現(xiàn)。本文首先介紹了R S 和B C H 碼的工作原理和實(shí)現(xiàn)方法，在此基礎(chǔ)上針對級聯(lián)碼的特點(diǎn)，設(shè)計(jì)了一種基于分段編碼方法的改進(jìn)的B C H 編碼器，以實(shí)現(xiàn)多個(gè)碼字共用一個(gè)B C H編碼器，將此編碼器應(yīng)用于I ．7 方案中，能有效減少級聯(lián)碼編碼模塊的延時(shí)和存儲(chǔ)空間，簡化編碼模塊的設(shè)計(jì)。此編碼器也可以應(yīng)用于其它級聯(lián)碼編碼模塊。本文還研究了I ．4 方案

5、中的R S —B C H 譯碼電路，其中的8 個(gè)B C H ( 2 0 4 0 ，1 9 5 2 ) 譯碼器采用8 比特并行結(jié)構(gòu)，并對解關(guān)鍵方程模塊進(jìn)行了復(fù)用，以節(jié)約硬件資源。配合8 個(gè)R S ( 7 8 1 ，7 6 5 ) 譯碼器和流水線工作方式，本文設(shè)計(jì)的1 ．4 方案中的R S ．B C H 級聯(lián)碼譯碼電路能夠?qū)崿F(xiàn)1 0 G b p s 的吞吐率。最后，本文采用T S M C 0 ．1 8 | J x n 標(biāo)準(zhǔn)單元庫，完成了I