基于FPGA的以太網(wǎng)和串口數(shù)據(jù)傳輸系統(tǒng)設(shè)計與實現(xiàn).pdf

1、隨著網(wǎng)絡(luò)技術(shù)的高速發(fā)展,以太網(wǎng)已廣泛應(yīng)用于通信、傳輸?shù)阮I(lǐng)域。由于以太網(wǎng)具有高速、穩(wěn)定、容易實現(xiàn)、價格低廉等特點,因此是實現(xiàn)數(shù)據(jù)傳輸?shù)目尚蟹桨钢弧?br>　　論文在水聲超短基線數(shù)字平臺FPGA上,利用以太網(wǎng)技術(shù),設(shè)計實現(xiàn)了基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng),其中,FPGA內(nèi)NiosII處理器接收采集的數(shù)據(jù)并發(fā)送至計算機,顯控軟件接收數(shù)據(jù)并存儲。另外,在超短基線定位系統(tǒng)的數(shù)據(jù)傳輸中,還需要采集傳輸多個串口設(shè)備的數(shù)據(jù),因此論文設(shè)計了一種基于F

2、PGA的多串口數(shù)據(jù)傳輸方法,實現(xiàn)了多串口擴展。
　　在以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)的設(shè)計實現(xiàn)中,根據(jù)系統(tǒng)數(shù)據(jù)傳輸參數(shù)要求,從硬件、軟件系統(tǒng)分步展開論述。在硬件系統(tǒng)的設(shè)計中,基于Altera TSE IP核設(shè)計實現(xiàn)了百兆以太網(wǎng)硬件電路,并成功搭建了NiosII軟核處理器。在軟件系統(tǒng)的設(shè)計中,介紹了NiosII處理器和顯控軟件的工作流程,并根據(jù)功能劃分子模塊,按模塊實現(xiàn)了NiosII處理器數(shù)據(jù)的收發(fā)、顯控軟件的數(shù)據(jù)接收存儲等功能。
　　在