PCI-E總線高速數(shù)據(jù)采集卡的研制.pdf

1、在信號與信息處理領(lǐng)域，數(shù)據(jù)采集技術(shù)發(fā)揮著至關(guān)重要的作用。隨著現(xiàn)代工業(yè)生產(chǎn)與計算機技術(shù)的飛速發(fā)展，傳統(tǒng)數(shù)據(jù)采集設(shè)備很難滿足未來高帶寬、大容量、高實時性的數(shù)據(jù)處理需求。然而，總線技術(shù)的不斷更新?lián)Q代使得高速數(shù)據(jù)采集成為可能。PCI Express(PCI-E)總線作為第三代I/O總線技術(shù)，以其突出的性能和超高的傳輸速率廣泛應(yīng)用于當前的數(shù)據(jù)采集設(shè)備中。通常，低通道數(shù)的PCI-E數(shù)據(jù)采集卡可以采用簡單的電子設(shè)計自動化(EDA)軟件如Protel完

2、成電路原理圖和印制電路板(PCB)的設(shè)計。然而，對于高通道數(shù)PCI-E數(shù)據(jù)采集卡，由于信號傳輸速率更高，在PCB的設(shè)計過程中需要重點考慮反射和串擾等信號完整性問題，因而簡單的EDA軟件已無法滿足設(shè)計需要。為此，本文采用一種更為先進的EDA軟件Cadence，按照高速PCB設(shè)計流程，從原理圖設(shè)計，到PCB的布局布線，再到PCB的仿真優(yōu)化，最后到電路板的調(diào)試，初步實現(xiàn)了基于8通道PCI-E總線的高速數(shù)據(jù)采集卡的研制。
　　論文首先對整

3、個硬件系統(tǒng)進行模塊化，并針對各模塊進行芯片選型與實現(xiàn)方案的設(shè)計。在規(guī)劃好系統(tǒng)的實現(xiàn)方案之后，根據(jù)芯片數(shù)據(jù)手冊針對采集卡各模塊進行原理圖的設(shè)計。
　　在PCB設(shè)計階段，采用的是高速PCB設(shè)計方法。在高速PCB設(shè)計中，信號的高頻化和窄沿化所帶來的信號完整性問題需要特別考慮，這將直接關(guān)系到設(shè)計最終能否實現(xiàn)預(yù)期的功能。高速PCB設(shè)計中包含信號完整性仿真，由于仿真可以最大程度地改善信號完整性問題，因而PCB設(shè)計成為整個高速數(shù)據(jù)采集卡研制過程

4、中的重點。在本階段，論文首先對比了傳統(tǒng)PCB設(shè)計方法與高速PCB設(shè)計方法的不同，然后在介紹反射與串擾兩大主要信號完整性問題理論知識的基礎(chǔ)上，從分層、布局、信號完整性仿真以及布線這四個方面對采集卡進行實際的PCB設(shè)計。采集卡的信號完整性仿真為本文的重中之重，通過仿真得到一些具有指導(dǎo)意義的約束規(guī)則，如匹配端接、線間距、耦合長度、差分走線靜態(tài)公差等，利用這些約束規(guī)則驅(qū)動布局布線，最終在保證良好的信號質(zhì)量的前提下完成采集卡研制過程中最為關(guān)鍵的P