HEVC幀內(nèi)預測和變換模塊的VLSI設計.pdf

1、新一代視頻編解碼HEVC/H.265是ITU-T的視頻編碼專家組和ISO/IEC的動態(tài)圖像專家組聯(lián)合提出最新視頻編碼標準。與H.264相比，HEVC碼流雖然減少50％，但是編解碼端復雜度大大增加。本文首先研究HEVC幀內(nèi)預測和變換模塊的算法，然后結合硬件設計特點，對算法進行優(yōu)化，最后根據(jù)優(yōu)化后的算法進行VLSI設計。
　　本文主要工作如下:
　　1、HEVC幀內(nèi)預測模塊硬件電路設計
　　針對幀內(nèi)預測硬件架構電路面積較大

2、、工作頻率較低等問題，對三種預測模式(DC預測、Planar預測以及角度預測)分別開展優(yōu)化設計。首先對幀內(nèi)預測算法進行優(yōu)化，然后使用模塊復用以及寄存器緩存等技術對DC預測模式硬件電路進行優(yōu)化;采用模塊復用以及狀態(tài)機跳轉等方法對Planar預測模式硬件電路進行優(yōu)化;使用查找表以及專用乘法器模塊等技術對角度預測模式硬件電路進行優(yōu)化。實驗結果表明，與優(yōu)化前相比，DC預測模式硬件電路在頻率上提升40％，在邏輯門上減少32.4％，在處理延時上減少

3、50％;Planar預測模式在工作頻率上提升62％，在電路面積上減少51％，在處理延時上減少25％;角度預測模式電路在硬件效率上提升176％。
　　2、HEVC變換模塊硬件電路設計
　　針對變換模塊中DST算法硬件設計中存在的頻率較慢、電路面積較大的問題，設計優(yōu)化DST硬件電路。首先結合DST矩陣系數(shù)運算數(shù)值特點，提出一種改進的DST算法;在此基礎上，本文設計對應于該算法專用乘法器，并通過轉置緩存器以及流水線等方法，對電路的