適用于低噪聲供電的DC-DC變換器設(shè)計(jì).pdf

1、深亞微米工藝技術(shù)的持續(xù)發(fā)展帶來(lái)芯片集成度的提高和成本的降低，同時(shí)也給IC設(shè)計(jì)者提出新的設(shè)計(jì)難題。隨著工藝線寬的減小，芯片核心電路的供電電壓不斷降低，電路的噪聲容限越來(lái)越小，電路對(duì)電源電壓的抖動(dòng)更加敏感，要求芯片的電源管理電路具有更低的噪聲。為此，本文提出一種適用于低噪聲供電的混合結(jié)構(gòu)DC-DC變換器，該DC-DC變換器由Buck變換器與LDO串聯(lián)而成，能兼顧效率和噪聲。但所提出的混合結(jié)構(gòu)DC-DC變換器與常規(guī)串聯(lián)結(jié)構(gòu)DC-DC變換器不同

2、的是，Buck和LDO并不是相互獨(dú)立的，LDO既是Buck的負(fù)載，又是Buck反饋環(huán)路的一部分，Buck可以根據(jù)LDO負(fù)載電流大小調(diào)節(jié)LDO的壓差，提高整個(gè)DC-DC的變換效率。另一方面，為了增強(qiáng)LDO的噪聲抑制效果，減小整個(gè)DC-DC變換器的噪聲，本文設(shè)計(jì)了PSR增強(qiáng)電路對(duì)LDO在Buck開(kāi)關(guān)頻率處的PSR進(jìn)行了優(yōu)化。
　　本文的DC-DC變換器基于0.13μm標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)。該DC-DC變換器輸入電壓范圍為2.1～3.3

3、V，輸出電壓為1.2V，負(fù)載電流典型值為30mA，負(fù)載電流最大值為50mA，Buck開(kāi)關(guān)頻率為2MHz。本文首先分析了周期性輸出紋波和振鈴這兩種常見(jiàn)DC-DC噪聲，給出了抑制DC-DC噪聲的方法，包括：1）基于Buck紋波設(shè)計(jì)電感電容參數(shù)；2）優(yōu)化Buck高di/dt回路減小振鈴噪聲；3）增強(qiáng)LDO高頻 PSR抑制開(kāi)關(guān)噪聲。然后提出了低噪聲 DC-DC變換器的系統(tǒng)方案，通過(guò)Simulink建模仿真驗(yàn)證了方案的正確性。接著給出了DC-DC